21单选如下VerilogHDL程序所描述的是一个触发器，对它的描述正确的是.moduleFF(Q,Data,CP,nCR)inputData,CP,nCR;outputregQ;always@(posedgeCPornegedgenCR)beginif(!nCR)Q<=0;elseQ<=Data;endendmodule
A.该触发器对CP信号的下降沿敏感，nCR为低电平有效的异步清零端。
B.该触发器对CP信号的高电平敏感，nCR为高电平有效的异步清零端。
C.该触发器对CP信号的低电平敏感，nCR为高电平有效的异步清零端。
D.该触发器对CP信号的上升沿敏感，nCR为低电平有效的异步清零端。
21单选采用反馈清零法，利用具有异步清零功能的集成计数器74LVC161构成模9计数器，从状态0000开始计数，需将Q3端和端输出的信号通过一个与非门接至清零端口
.
.A.Q0
B.Q1
C.CP
D.Q2
22单选下图所示ROM存储芯片读时序图中，表示地址存取时间tAA的时间参数是。
A.A
B.C
C.D
D.B
22单选在可编程器件的结构图中，阵列中的横线与竖线的交叉点上画“´”，表示。
A.熔丝完整
B.固定连接
C.熔丝已经熔断
D.编程连接
22单选采用反馈清零法，利用具有异步清零功能的集成计数器74LVC161构成模9计数器，从状态0000开始计数，需将Q3端和端输出的信号通过一个与非门接至清零端口
。
。A.
B.
C.CP
D.
数字电子技术基础
华中科技大学
军职在线答案
大学网课