2设计模值为89的十进制计数器至少需要级触发器。 A.8 B.7 C.6 D.5
2设计模值为89的十进制计数器至少需要级触发器。

A.8

B.7

C.6

D.5

3对一5位同步二进制加法计数器,说法错误的是。

A.其计数容量为32

B.其模为32

C.其最高位可得32分频

D.该计数器易产生竞争-冒险现象

4计数器所能记忆的最大脉冲个数称作该计数器的。
5一个4位二进制加法计数器,对输入脉冲计数,设计数器的初始状态为0,则输入7个脉冲后,计数器的状态是()。
1用T’触发器构成异步二进制加/减法计数器的各级时钟选取规则描述正确的是。

A.若为下边沿T’触发器,将前级电路的输出做本级的时钟信号,则可构成异步二进制加法计数器

B.若为上边沿T’触发器,将前级电路的输出做本级的时钟信号,则可构成异步二进制减法计数器

C.若为下边沿T’触发器,将前级电路的输出Q做本级的时钟信号,则可构成异步二进制加法计数器

D.若为上边沿T’触发器,将前级电路的输出Q做本级的时钟信号,则可构成异步二进制加法计数器

数字电子技术基础

国防科技大学

军职在线答案

大学网课

«
»

发表回复

您的电子邮箱地址不会被公开。 必填项已用 * 标注